为了实现高带宽，低功耗的SiPM阵列前端读出，RTLab基于RG-TIA结构设计了一版64通道的RGTIA_IC芯片，目前该芯片的设计工作已经完成，正在流片。本次组会上，周永航向大家介绍了芯片的设计细节以及仿真结果。该芯片在上一版TODT_AFE_V1芯片的设计经验以及实验室过去的技术积累之上做出了一定创新。经过精心研究以及调校的RG-TIA电路能够同时满足高带宽，大动态范围以及低功耗的要求。同时，该芯片将实验室的线性放电技术移植到了芯片内部实现能量的数字化。本芯片的设计预想的应用场景是与PET探测器结合测试，周永航对仿真进行了分析，论证了芯片能够很好的满足将来实验室对PET探测器前端读出电路的需求。